深層ニューラルネットワークは物体認識などの分野おいて高い精度を誇る一方で,非常に膨大な計算量を必要するため,効率的な演算を行うための専用ハードウェアの開発が盛んに行われています.また,FPGAによる実装では1つのチップに複数のシステムを乗せることができるため小面積化や低コスト化が期待できます.最適なハードウェア構成の探索には認識精度と回路規模の関係を知ることが重要となりますが,FPGA上にDNN(Deep Neural Network)アクセラレータを効率的に実装するためには,他の回路を考慮しながらメモリや演算機といった回路資源を適切に割り当てる必要があり,その探索は極めて大変なものとなります.そこで,DNNの特化モデルハードウェアを生成する高位合成コンパイラNNgenを用い,認識精度と回路面積の関係性を効率的に評価しました.